CMOS运放的设计和几何规划优化方法研究(9)

CMOS运放的设计和几何规划优化方法研究

（10）共模抑制比（CMRR）

共模抑制比可以用以下式子表示：

CMRR=

2*g

O1

g

m1

g

+g

O3

*g

m3

=

O5

（11）负电源抑制比（NPSRR）

负电源抑制比可以用以下式子表示：

NPSRR=

ggg+g

*g

m1

m6

O2

O4

=

O6

（12）管子尺寸限制

根据工艺和版图规则的要求，所有管子的宽、长必须满足限制要求：

1000≥WN≥1(N=1,2...14)20≥LN≥0.8(N=1,2...14)

（13）面积限制

整个运放的面积可以近似为所有管子和电容的面积之和

A=α0+α1CC+α2∑WILI

I=114

在此取为100；在此取为1000；其中α0表示一个固定面积，α1表示单位电容的面积大小，

2

α表示一个比例系数，它是考虑到漏、源区和连线的面积，在此取为8。