CMOS运放的设计和几何规划优化方法研究(19)

CMOS运放的设计和几何规划优化方法研究

（10） 功耗：

V(2*I+I+I)≤P

DD

8

5

7

max

（11）增益：

A

V

g g

m2m6 =

+ +

o4 o6o7 o2

所以需要满足：

≥

A

Vmin

（12） 零极点补偿：

由补偿电容Cc引入的零点可由M14的作用搬到左半平面，并且正好搬到第一个非主极点处，消除了第一非主极点。可以由此确定M14管子的宽长比。

=1

（13） Slew Rate:

要求为C≤

5

+11

,CL≤

SRminSRmin7

（14） 等效输入噪声：

s

2

=n,in

α

f

+β≤Sn,max，其中

12

fp 1+α=

CoxW1L1

2K

KµLKL

fn

nfp

p

2

12

，

β 3

（15） CMRR：

CMRR=

g

2*g

O1

m1

g

+g

O3

*g

m6

m3

=

O5

≥CMRRmin

（16） NPSRR：

NPSRR=

gg

g+g*g

m1

O2

O4

=

O6

NPSRR

min

（17）

相位裕度：

第一非主极点被M14补偿掉，所以镜像极点、寄生极点成为影响相位裕度的主要

极点。采用近似arctanx≈x,(x<250)，有

360

min

×2π≥ u + u

p3 p4