CMOS运放的设计和几何规划优化方法研究(2)

CMOS运放的设计和几何规划优化方法研究

摘要

随着SOC、混合信号集成电路的发展，作为数字芯片与外部世界的接口电路——模拟集成电路的设计变得越来越重要。但随着电路复杂性的不断提高以及设计周期的限制，一直以来采用的以经验为主的设计方法已经越来越不能适应集成电路产业的高速发展，本文就介绍了一种采用数学最优化方法——Geometric Programming(几何规划)对两级运放的设计进行优化的方法。通常情况下，我们采用手工计算与SPICE仿真相结合的方法来设计运放。但在这个过程中，有些参数的选取完全就要靠设计者的经验，因而最终得到的结果往往只是局部的最优解。而几何规划（GP）方法是根据设计要求，通过运放设计的一般步骤，得到需要优化的目标函数以及它的一系列约束不等式、约束等式，然后将它们转化成一个几何规划问题，最后采用数学优化求解方法求得一个全局最优解。

关键词：

模拟集成电路CAD、运算放大器、Geometric Programming、几何规划优化

第一章 绪论

随着集成电路的发展，电路设计已经与EDA工具密不可分。在数字集成电路的设计领域，逻辑综合与自动布局布线的设计方法已经非常成熟；然而到目前为止，仍然没有一个成熟的模拟电路CAD解决方案。在研究领域，许多学者提出了各种各样的优化算法，致力于解决模拟电路的自动综合技术。Geometric Programming（几何规划）优化设计方法就是其中的一种。该优化方法的基本思想是把模拟电路的性能指标转化成数学程序，从而运用数学方法来解决其电路最优配置问题。由于运放在SOC、大规模混合集成电路等中的应用极其广泛，在不同的使用场合需要不同的性能要求，若使用手工设计与SPICE仿真相结合的方法，就不得不对每一个具体的性能指标都从头开始设计，不仅费时、费力，还不一定能够得到最优的设计结果；而采用几何规划优化的设计方法，则只需将变动的性能指标带入程序，就可以方便、快速地得到最优的设计方案，从而实现了“复用”设计。

本文结构方面是如下安排的。第二章给出一种ULSI中常用的两级运放的电路及要求达到的性能指标，并对其设计原理进行一些简单的分析与介绍。第三章运用手工计算与SPICE仿真相结合的方法对该运放的参数进行设计并给出仿真结果。第四章运用GP优化的方法对该运放参数进行设计，并将仿真结果与第三部分的仿真结果进行分析比较。最后在附录中列出了设计与模拟过程中用到的模型。