CMOS运放的设计和几何规划优化方法研究(13)

CMOS运放的设计和几何规划优化方法研究

§3.2 结合HSPICE模拟调整参数值

结合hspice的模拟，对管子参数进行适当修正。将电路图及各个管子的具体参数写入网表，对电路进行直流工作点分析。输入网表时，各个管子的长度应该输入的值为：

L=Leff+2LD。因为一级模型给定的Ld为0.2u，而管子的Leff设定为0.8u，所以各个管子的

长度应该输入为1.2u。进行静态工作点分析（.OP）时发现：

（一） 偏置部分的电流比设定的10u要小一点，这是由于Rb的取值是

1

，而gm13在计

m13

算时没有考虑沟道长度调制效应，所以应该对对Rb的值进行一下调整，修正几次，最终将其值定为11.66k，此时偏置电路的电流正好为10u。

W 2

（二） M9管的电流比10u略大，由公式Ids=1µnCox Veff(1+λVds)，经分析得，是由于2 L

M9管的Vds比M8管的Vds大1.5v左右导致。

（三） 分析各个管子的有效电压vdsat时发现，1，2两个管子的vdsat只有不到100mv，不太满足过驱动条件，因而需要调节一下它们的vdsat大小。将vdsat设为150mv，带入

I

ds

=

1 W 2 W

1+λVds)公式，在电流不变的情况下，其 变为(µ CVoxeff

2n L L

95，由于等效输入噪声

W 的限制，1，2管的W不能减小了，所以采用增大1，2管的L方法，同时由于 变为95，

L

它们的W同时要减小。适当增大L，将Leff改为1.2u，则W应为114u。将W1和W2的宽长乘积不变的情况下做如上调整后，3，4管的Leff同样要调整为1.2u（由于噪声限制，需要M1、M2、M3、M4管的长度相等），在保证3，4管的宽长比不变的情况下，需要将W3和W4调整为16u。

（四） 运放第二级的偏置电流设定在290u，但实际模拟出来的值为302u，这是由于M7管的Vds相比M8管的Vds大出2v多造成的，将静态工作点分析的7管的Vds带入电流修正公

W 2

式Ids=1µnCox Veff(1+λVds)进行计算，得到调整的宽长比，反复修正几次，得到将偏置电

2

L

流调为290u时的7管的宽W7=47u。

将修正后的各个参数重新写入网表文件并进行直流工作点分析，发现各个MOS管均正常工作在饱和区，偏置电路和第一、第二级放大电路的电流都达到了设定的值，并且两极放大管的跨导与计算值也基本一致。

至此，该运放的手工设计已经基本完成了，并且各项指标的计算结果也满足要求。但有一点值得注意，因为设计时将补偿电容Cc定为1.5pf，那么由电流分配关系和转换速率SR的计算公式，可以得到SR=60 V/us。这比设计要求达到的30 V/us大很多，为什么在设计时要取大一些的SR，将在下一节对SR的测试时加以解释。