CMOS运放的设计和几何规划优化方法研究(14)

CMOS运放的设计和几何规划优化方法研究

§3.3 对运放的仿真测试结果

（1）.直流工作点分析

使用.OP语句，得到静态功耗为1.99mw。 各个节点电压为： 节点 Vi1 3 7

电压值 2.5v 951mv 2.06v

节点 Vi2 4 8

电压值 2.5v 951mv 978mv

节点 1 5 9

电压值 3.8v

1.2v 964mv

节点 2 6 10

电压值 951mv 3.62v 117mv

由spice分析结果得，静态工作点满足要求，各个MOS管处于正常工作状态，并且有足够的过驱动电压。

（2）.失调电压分析（offset）

Dt

DD

如图3.1所示连接电路，将运放的反相输入端与地之间接2.5V的直流电压，扫描同相端与反相端之间的直流电压，当输出端电压刚好为2.5V时，对应的同相端与反相端之间的电压值即为失调电压。网表为：

vin1 vi1 gnd 2.5v vin2 vi2 vi1 x

.tran 1us 1ms sweep x 0.075mv 0.08mv 0.001mv

测得失调电压为０.０７７mv。

（3）共模输入电压范围

交Vout