CMOS运放的设计和几何规划优化方法研究(3)

CMOS运放的设计和几何规划优化方法研究

第二章 两级运算放大器

§2.1 电路结构及设计指标

L

图2.1 两级运算放大器

上图为广泛用于模拟ULSI中的一种两级运算放大器的电路图。它包括一个差分输入级，一个驱动负载电容CL的共源放大级，和一个稳定跨导偏置电流电路。因为该运放往往作为模拟集成电路中的一个子电路，因此负载电容CL往往是几个皮法，故省去了输出驱动级。其中正电源电压VDD取5V，负电源电压VSS取0V。

该运放所要求达到的性能指标如下： ●管子长度≥ 0.8 μm

●管子宽度≥ 1 μm ●面积≤ 10000 μm2 ● 负载电容= 3 pF

●共模输入电压固定在（VDD + VSS）/2

●输出动态范围[0.1(VDD-VSS), 0.9(VDD-VSS)] ●静态功耗≤ 2mW

●开环直流增益≥ 80 dB ●单位增益带宽≥ 40 MHz ●相位裕量≥ 60 degree ●转换速率≥ 30 V/us

●共模抑制比≥ 60dB ●负电源抑制比≥ 80dB

●等效输入噪声≤ 300 nV/ HZ @1KHz

●输入失调电压≤ 0.5 mV 显然，该运放有30个设计参数：

●所有管子的宽长，Wi，Li，i=1…14 ● 电阻RB和补偿电容Cc