实验指导书(08.3)(17)

这是VHDL语言实验指导书第一稿,实验平台是杭州康芯公司的GW48。

实验六、VHDL的基本描述语句设计

一 实验目的

1掌握VHDL语言的基本结构及设计的输入方法。 2掌握VHDL语言的基本描述语句的使用方法。 二 实验设备与仪器 1 计算机

2 MAX+PLUSⅡ工具软件 3 EDA–V型实验箱

4 编程器件：FLEX10K10LC84-4 三 实验内容

设计并实现一个4-16译码器 四 实验原理

常用的译码器有：2-4译码器、3-8译码器、4-16译码器，下面我们用一个3-8译码器的设计来介绍译码器的设计方法。

3-8译码器如图11-1所示，其真值表请参阅教材。

图6-1 3-8译码器

下面我们用VHDL语言来描述一个3-8译码器。 第一种：

LIBRARY ieee;

USE ieee.std_logic_1164.ALL; ENTITY decoder3_8 IS PORT(

A, B,C,G1,G2A,G2B: IN STD_LOGIC; Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END decoder3_8;

ARCHITECTURE fun OF decoder3_8 IS

SIGNAL indata: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN

indata <= C&B&A; encoder:

PROCESS (indata, G1, G2A,G2B) BEGIN

IF (G1='1' AND G2A='0' AND G2B='0') THEN CASE indata IS

WHEN "000"=>Y<="11111110"; WHEN "001"=>Y<="11111101"; WHEN "010"=>Y<="11111011";