实验指导书(08.3)(10)

这是VHDL语言实验指导书第一稿,实验平台是杭州康芯公司的GW48。

图3-4 建立/保持矩阵分析结果

选择分析时序电路的性能定时分析模式打开定时分析器窗口运行定时分析器，如图3-5所示。可看到60十进制同步计数器的时钟周期为15.3ns，最佳工作频率为65.35MHz。

图3-5分析时序电路的性能定时分析模式

六 记录实验结果并完成实验报告

1 观察 60十进制同步计数器的编译结果。用平面规划图观察器件管脚锁定的状态。

2 观察 60十进制同步计数器的仿真结果。如果有竞争冒险出现，根据延时分析矩阵找出竞争冒险出现的时间。根据建立/保持矩阵分析寄存器的建立时间和保持时间。