实验指导书(08.3)(11)

这是VHDL语言实验指导书第一稿,实验平台是杭州康芯公司的GW48。

实验四、MAX+PLUSⅡ的层次设计

一 实验目的

1进一步掌握MAX+PLUSⅡ的基本使用，包括设计的输入、编译和仿真。 2掌握MAX+PLUSⅡ的层次化设计方法。 二 实验设备与仪器

1 计算机

2 MAX+PLUSⅡ工具软件 三 实验内容

1 设计底层文件一个一位半加器。 2 设计顶层文件一个一位全加器。 3 设计顶层文件4位全加器。 4 设计文件的层次显示。 四 实验原理

计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。按照进位是否加入，加法器分为半加器和全加大路两种。计算机中的异或指令的功能就是求两个操作数各位的半加和。一位半加器有两个输入和输出，其电路原理如图4-1所示。

表4-1 半加器真值表

一个半加电路的真值表如表4-1所示，根据真值表可得到半加器的函数表达式：

一位全加器由2个半加器组成，其电路原理如图4-2所示。

顶层设计文件4位全加器右4个全加器组成，其电路原理如图4-3所示。

图4-1一位半加器原理图