实验指导书(08.3)(13)

这是VHDL语言实验指导书第一稿,实验平台是杭州康芯公司的GW48。

六 记录实验结果并完成实验报告

1 记录并观察 一位半加器的编译和仿真结果。 2 记录并观察一位全加器的编译和仿真结果。 3 记录并观察4位全加器的编译和仿真结果。

4 打开层次显示窗口可观察adder41项目的层次结构。