ARM_Cortex-M3内核结构(17)
发布时间:2021-06-07
发布时间:2021-06-07
2.5.6 嵌套向量中断控制器
嵌套向量中断控制器,简称NVIC,完成对中断的响应。NVIC共支持1至240个外部中断输入(通常外 部中断写作IRQs)。具体的数值由芯片厂商在设计芯片时决定。
NVIC的访问地址是0xE000_E000。所有NVIC的中断控制/状态寄存器都只能在特权级下访问。不过有 一个例外软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制、状态寄存器均可 按字、半字、字节的方式访问。
中断配置内容:
使能与禁止寄存器 挂起与解挂寄存器 优先级寄存器
活动状态寄存器 另外,下列寄存器也对中断
处理有重大影响: 异常掩蔽寄存器 向量表偏移寄存器 软件触发中断寄存器 优先级分组寄存器 Cortex-M3 中异常及中断的行为如图 2.13 所示。分成三级,由 NVIC 负责管理。
图 2.13 异常和中断控制示意图
1.中断的使能与禁止
此处的中断使能与禁止,主要是针对片上外设 240 路中断的控制,使能是向 SETENA 寄存器对应位 写“1”,禁止是向 CLRENA 寄存器对应位写“1”。如表 2.11 所示。