集成电路——译码器设计与分析(8)

时间:2025-04-20

②改良与非门

在这个架构中,PMOS 的尺寸减半到传统的 NAND 门的尺寸。这不会影响上升时间,因为可以保证输入无效。所有上述设计风格的问题是,如果输入端口大于 2,则输出节点和中间节点电容之间的电荷共享变得很重要,这可能会降低性能并可能导致错误的输出。

2

集成电路——译码器设计与分析(8).doc 将本文的Word文档下载到电脑

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219