集成电路——译码器设计与分析(3)

更复杂的译码器是n线-2n线类型的二进制译码器。这类译码器是一种组合逻辑电路,能从已编码的n个输入,将二进制信息转换为2n个独特的输出中最大个数的输出。我们说2n个输出的最大个数,是因为当n位已编码信息中有未使用的位组合时,译码器可能会有少于2n个输出。

译码器包括2线-4线译码器、3线-8线译码器或4线-16线译码器。在有使能信号输入的情况下,2个2线-4线译码器可以组成1个3线-8线译码器,同样,2个3线-8线译码器可以组成1个4线-16线译码器。在这类电路设计中,2个3线-8线译码器的使能输入都来自于第四个输入端,这一输入在2个3线-8线译码器间起到了选择器的作用 t 。这使得第四个输入端可以使2个译码器中的任何一个工作,其中第一个译码器产生输出D(0)D (7),第二个译石厂器产生输出D(8)至D(15)。包含使能输入的译码器又称译码器-多狐路分配器。因此,将第四个输入端作为2个译码器共享的输出就能组成1个4线-16线译码器，能产生16个输出。

③功能表

·输入：S0,S1,S2

2