集成电路——译码器设计与分析(10)

器的设计。值得一提的是, 卷积码的译码采用维特比译码算法, 利用了状态路径度量计算、保存路径转移过程和回溯译码等方法,在硬件实现上能有效地减少存储量、降低功耗,提高整个编/译码器的性能。最后进行了模拟仿真, 结果显示编译码的效果比较理想, 达到了设计的目的。

卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。在编码过程中,卷积码充分利用了各码字间的相关性。在与分组码同样的码率和设备复杂性的条件下,无论从理论上还是从实践上都证明,卷积码的性能都比分组码具有优势。而且卷积码在实现最佳译码方面也较分组码容易。因此卷积码广泛应用于卫星通信,CDMA 数字移动通信等通信系统 ,是很有前途的一种编码方式。对其进行研究有很大的现实意义。

( 2. 1. 2)卷积码的结构图 ( 2. 1. 2)卷积码的编码器由两级移位寄存器组成 ,它的存数( Q0,Q1)有 4 种可能: 00,10,01 和 11,相应于编码器的 4 个状态 S0, S1, S2 和S3。( 2. 1. 2) 卷积码编码器如图。由图可知 ,该卷积码的生成多项式为:

G(x)=1+x2

G(x)=1+x+x2

于是 ,得到的码多项式是:

C0(x)=m(x)g0(x)

C1(x)=m(x)g1(x)

2