集成电路——译码器设计与分析(5)

②译码器结构

译码器结构主要由初始预译码器阶段组成，其中一组地址输入被译码以给出预译码器输出。然后在下一阶段将这些组合起来驱动下一阶段称为后置译码的译码器。将译码器分成两个阶段的主要原因是减少完整路径的逻辑工作。如图3.2 所示，输入 A0-A3 和它们的恭维 A0-A3'使用 4 到 16 个预译码器进行组合。然后将两组 16 个预译码输出组合，以提供驱动字线的 256 个输出。基本上，译码器用于访问系统中的内存。每当需要使用一些二进制形式的应用程序输入时，在译码器的输入处（称为地址）给出。根据该地址访问存储器阵列中的特定单元。在基于传统门的译码器中，其中一个输出基于输入地址被置位。

2