Verilog HDL十进制计数器实验Quartus90非常详细的步骤(3)

发布时间:2021-06-06

Verilog HDLQuartus9.0十进制计数器

那么再次添加相应文件,如果没有完成的设计文件,点击 Next 之后添加并且编辑设计文件。

图 3-5 添加设计文件

5. 选择设计所用器件。由于本次实验使用 Altera 公司提供的 DE2-70 开发板,用户 必须选择与 DE2-70 开发板相对应的 FPGA 器件型号。

在 Family 菜单中选择 Cyclone II,Package 选 FBGA,Pin Count 选 896,Speed grade 选 6,确认 Available devices 中选中 EP2C70F896C6,如图 3-6。

图 3-6 选择相应器件

6. 设置 EDA 工具。设计中可能会用到的 EDA 工具有综合工具、仿真工具以及时序

Verilog HDL十进制计数器实验Quartus90非常详细的步骤(3).doc 将本文的Word文档下载到电脑

上一篇:生产车间派工单

下一篇:休克(李利平)

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219