Verilog HDL十进制计数器实验Quartus90非常详细的步骤(3)
发布时间:2021-06-06
发布时间:2021-06-06
Verilog HDLQuartus9.0十进制计数器
那么再次添加相应文件,如果没有完成的设计文件,点击 Next 之后添加并且编辑设计文件。
图 3-5 添加设计文件
5. 选择设计所用器件。由于本次实验使用 Altera 公司提供的 DE2-70 开发板,用户 必须选择与 DE2-70 开发板相对应的 FPGA 器件型号。
在 Family 菜单中选择 Cyclone II,Package 选 FBGA,Pin Count 选 896,Speed grade 选 6,确认 Available devices 中选中 EP2C70F896C6,如图 3-6。
图 3-6 选择相应器件
6. 设置 EDA 工具。设计中可能会用到的 EDA 工具有综合工具、仿真工具以及时序