Verilog HDL十进制计数器实验Quartus90非常详细的步骤(21)
发布时间：2021-06-06
Verilog HDLQuartus9.0十进制计数器
完成后出现确认对话框。点击 OK 按钮。参看图 3-49
图 3-49 确认对话框
而后出现时钟结点选择界面，如图 3-50 所示。
图 3-50 完成时钟结点选择
30. 完成后可在栏中选择存储深度、触发级等选项，这里采用默认设置。下面加入需
要观测的结点。在左侧空白区域双击，再次出现选择结点对话框。点击 List 列出所有可选 结点。将关心的结点选择好，选择 Pins:all 列出所有引脚，除 iclk 外全部导入。完成后如图
3-51 所示。点 OK 确定。
图 3-51 选择观察结点
完成后如图 3-52 所示。
Verilog HDL十进制计数器实验Quartus90非常详细的步骤(21).doc
将本文的Word文档下载到电脑
