Verilog HDL十进制计数器实验Quartus90非常详细的步骤(14)
发布时间：2021-06-06
Verilog HDLQuartus9.0十进制计数器
图 3-31 仿真模式设置对话框
点击菜单项 Processing->Generate Functional Simulation Netlist，产生功能仿真所需的网 表，参看图 3-32。完成后结果显示如图 3-33。
图 3-32 生成功能仿真网表的操作菜单项
Verilog HDL十进制计数器实验Quartus90非常详细的步骤(14).doc
将本文的Word文档下载到电脑
