在深亚微米制程下实现物理层连接IP

图2 完整的DDR2存储器接口解决方案

图片译文： On-Chip Buses 片上总线 SW Interface 软件接口

DesignWare DDR2 Memory Controller DesignWare DDR2存储器控制器 DesignWare DDR2 Protocol Controller DesignWare DDR2通信协议控制器 Multi-port indterfaces and Memory Scheduler 多端口接口和存储器规划器 Memory Protocol Unit 存储器通信协议单元 Software Interface Unit 软件接口单元

DesignWare DDR2 Memory Models DesignWare DDR2存储器模型

在系统级芯片内实施物理层连接IP

从SoC集成商的角度来看，IP供应商不仅应当解决上述所有问题，而且应当提供对各方面观点，包括芯片平面规划、集成、模拟/混合信号在SoC内的集成、电路板上的SoC，也就是，I/O的LEF和SPICE模型。

由于IP供应商通常并不了解客户将会把IP放置在何处，所以必须在试验芯片上对IP对噪声的抑制能力进行彻底的测试，要仿真一个噪声非常大的SoC环境，同时执行抖动测量。

从测试工程师的角度来看

测试是任何产品进入生产阶段的里程碑。测试和产品工程师的需要必须计算在内，这样才能成功达到这一目标。在选择IP时必须考虑到以下因素：