在深亚微米制程下实现物理层连接IP

对于工作在较高供电电压下的模拟电路来说，可以采用具有较高电压容忍度的电阻器来替代那些只能在最高至标称供电电压下可靠运行的标准电阻器。

通过仔细选择将运行在高供电电压下的模拟电路部分，以及仔细选择最佳类型的电阻器（薄膜氧化物、厚膜氧化或复合电阻），就能够在很大程度上，技巧性绕过65纳米CMOS技术中的主要拦路虎之一－低标称供电电压。

深亚微米制程效应

从90纳米向65纳米和45纳米制程的转换导致良品率的优先考虑等级有了很大的提高。在SoC设计中包括了串行通信协议PHY、USB和高速存储器接口情况下，所适用的芯片良品率与一些关键技术规格参数有着关随着，例如PPL抖动性能以及带隙电压变化范围，而与芯片面积无关。较低的芯片良品率，即使只低上2个或3个百分点，也会导致制造成本增加，并抵消采用较小芯片面积所能获得的任何节约效果。

在当今的深亚微米技术领域，以下效应会影响到良品率，而且在许多情况下会影响到器件的可靠性，所以必须消除这些效应。

浅通道隔离（STI）- 这是一种用于隔离带电区域的制造方法，根据电阻器的位置，这种方法有可能导致电流与仿真时的电流出现差异。

负偏压温度不稳定性（NBTI）- 是一种会导致PMOS器件的性能随着时间推移而逐渐下降的效应，这种下降来自于负门电路偏压和/或较高的温度，通常为100℃以上，导致阈值电压上升以及便携性变差。所产生的净效应是PMOS电路驱动性能随时间下降，而且有可能导致数字电路部分发生时序故障。

而相互配对的器件，诸如电流镜像电路和差压对，由于所受的应力不对称，就会产生一个附加的不匹配分量，这个分量不包括在由于制程差异所产生的不匹配量之内，导致系统出现更大的性能下降幅度。

热载流子注入（HCI）- 这种效应会导致NMOS器件的性能下降，其效果与NBTI类似，但其物理学机制不同。与NBTI不同的是，HCI是沟道两端（从漏极到源极）电场的函数，而NBTI性能降低是氧化膜两侧电场的函数。

所采用的电路布局必须能够容纳井邻近效应的出现。必须执行电子迁移检查以确定有无可能的短路条件。这种情况有可能出现在由导电薄膜金属导体所构成的密集阵列中，并有可能随时间推移而出现，较高的电压强度会导致这些导体发生故障，并导致金属分离现象发生。必须执行相应检查工作，以确保留有足够的金属宽度，并检查金属/MOS/POLY/VIA/触点。

这些效应对于连接IP的模拟/混合信号部件有着严重的影响，而供应商必须在理解这些效应方面拥有十分深入的专业知识。IP供应商还必须能够证明自己有能力对这些现象的可靠性影响度进行预测，并预测到IP随着工作时间的推移所出现的参数方面的特性。这点已经变成正在为电信和无线通信基础设施应用所开发的SoC要面临的关键挑战。因此，IP供货商必须在理解这些效应方面拥有深厚的专业知识，而且将这些专业知识包含到自动化仿真工具内。