课程设计报告---四人抢答器(8)

begin

process(cp,clr) begin

if clr ='0' then q<='0';

elsif cp'event and cp='0'then q<='1'; end if; end process;

end Behavioral;

器件描述：

clr：clr=‘0’，清零，且q=‘0’；clr=‘1’，无效。 cp：cp=‘1’，q=‘0’；cp=‘0’，q=‘1’；

(2). Lock 元件

器件生成所使用的VHDL语言：

library IEEE;

use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity lock is

Port(d1 : in std_logic; d2 : in std_logic; d3 : in std_logic;