VHDL课程设计

decode <= '0';

end if;

end if;

if (cnt>7) then

to_Dr <= 'Z'; --解码时序到来前输出高阻-- else

to_Dr <= pcm_in; --在解码时序中输出pcm波到解码芯片-- end if;

END PROCESS;

end Behavioral;