个人收集整理的PCB Layout设计规范,可下载修改

应的平面可能不是原来参考的平面。

2.4.8. 差分线必须成对平行等长走线，原则是等长比平行更重要。差分线对与其他走线必

须满足3W原则。

2.4.9. 严禁时钟和复位等系统重要信号平行板边走线，以免由于静电泄放回路耦合导致系

统异常。

2.4.10. 晶振下方所有层不允许走线。

2.4.11. 相邻层走线方向必须是正交结构，以免产生串扰。

2.4.12. 不允许出现一端浮空的布线（Dangling Line），主要是为了避免产生天线效应，减少

不必要的干扰辐射和接受。布线完成之后需进行Dangling Line检查，将布线过程中产生的Dangling Line清除。 2.5. 去耦电容的摆放及走线

2.5.1. 去耦合电容应尽量靠近IC的电源管脚摆放。

2.5.2. 如果IC的电源和地的管脚在一起，则去耦电容的两端应直接与IC管脚相接。 2.5.3. 去耦电容的走线应尽量短且较粗，以减小引线电感。 2.5.4. 去耦电容的引线环路应尽量小。

BadBetter

Best

2.6. 铺铜及制程相关处理