74LS161电子时钟设计(9)

时间:2025-07-09

按照每位的进位/清零要求,把留个计数器进行级联:

图3.3 计数器的级联

3.3显示输出结果

每一级计数器的QA-QD为计数结果输出端,使用显示译码器DCD_HEX连接其输出端,可以显示当位的计数状态。使QA-QD分别连接D0-D3即可显示。

图3.4 译码器连接

74LS161电子时钟设计(9).doc 将本文的Word文档下载到电脑

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219