74LS161电子时钟设计(6)

图2.2 74LS161

74LS161 的清除端是异步的。当清除端CLEAR为低电平时，不管时钟

端CLOCK 状态如何，即可完成清除功能。

74LS161的预置是同步的。当置入控制器LOAD 为低电平时，在CLOCK上升沿作用下，输出端QA－QD 与数据输入端A－D 相一致。

74LS161的计数是同步的，靠CLOCK 同时加在四个触发器上而实现的。

当ENP、ENT 均为高电平时，在CLOCK上升沿作用下QA－QD 同时变化，从而消除了异步计数器中出现的计数尖峰。在CLOCK出现前，即使ENP、

ENT、CLEAR 发生变化，电路的功能也不受影响。

74LS161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一

个高电平脉冲，其宽度为QA 的高电平部分。

74LS161在不外加门电路的情况下，可级联成N 位同步计数器。

图2.3 74LS161功能表

2.3.4.译码器

显示计数结果需要用到显示译码器DCD_HEX