边缘检测电路的硬件实现,用的是Verilog语言,采用的是原理图输入,给出了源代码,对于采用FPGA做图像预处理有着很好的参考价值

(筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)

Abstract

邊緣檢測電路(edge detection circuit)是個常見的基本電路。

Introduction

使用環境：Quartus II 7.2 SP3

所謂的邊緣檢測，簡單的說就是判斷前一個clock的狀態和目前clock狀態的比較，若由0變1，就是上升沿檢測電路(posedge edge detection circuit)(又稱上緣微分電路)，若是由1變0，就是下升沿檢測電路(negedge edge detection circuit)(又稱下緣微分電路)，若上升沿與下升沿都要檢測，就是雙沿檢測電路電路(double edge detection)。

上升沿檢測電路(posedge detection circuit)

Method 1：

使用兩個reg

r_data_in0與r_data_in1為D-FF，分別hold住上一個clock與目前clock的i_data_in，所謂上升沿電路，就是i_data_in由0變1，也就是r_data_in0為0且r_data_in1為1，故用not接r_data_in0，之後再用and連接r_data_in1。

posedge_detection.v / Verilog

1 /*

2 (C) OOMusou 2008

3

4 Filename : posedge_detection.v

5 Compiler : Quartus II 7.2 SP3

6 Description : Demo how to design posedge detection circuit