河南大学《EDA》vhdl语言的高级使用技巧(6)

（4） 完成硬件设计后的选择

1.由自动布线程序将网络表转换成相应的ASIC芯片制造工艺，作出ASIC芯片。

2.将网络表转换成FPGA编程代码，利用FPGA器件完成硬件电路设计。

（5）设计电路流程

5 VHDL与C语言的区别

VHDL，是硬件描述性语言。C语言，是软件编程语言。

从语言的基本语法方面来看，两种语言，有很多共同点。什么变量、顺序、循环等

语法方面都很多相同的地方。但是，如果你用C语言开发的思想来考虑VHDL语言的开发，就会报很多错。

VHDL的开发，不单单是软件的开发，它其实是硬件电路图的开发。只不过它的实

现方式是用软件，而不是硬件实物。在用VHDL语言开发的时候，脑子里要有一张电路图。而