河南大学《EDA》vhdl语言的高级使用技巧(5)

3 VHDL优势 （1）统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。

（2） VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。

（3） VHDL1 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。

（4） 对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。

（5） VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。

4 VHDL电路设计

（1）设计电路优点

1.系统可大量采用芯片

2.采用系统前期仿真

3.降低了硬件电路设计难度.

（2） 设计电路方法

VHDL语言是一种可以描述硬件电路的功能，信号连接关系和定时关系的语言。利用硬件描述语言编程来表示逻辑器件与系统硬件的功能和行为，是该设计方法的一个重要特征。

采用自上而下（Ｔop Down）的设计方法，就是从系统的总体要求出发，自上而下地逐步将设计内容细化，最后完成系统硬件的总体设计。

（3） 设计电路层次

第一层次是行为描述。实质上就是对整个系统的数学模型的描述（抽象程度高）。

第二层次是RTL方式描述，又称寄存器传输描述（数据流描述），以实现逻辑综合。 第三层次是逻辑综合，就是利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件（门级网络表）。在门电路级上再进行仿真，并检查定时关系。