目前PCIe总线规范,依然在迅猛发展,但并不是所有PCIe设备都支持这些在PCIe总线的最新规范中提及的概念。一般说来,PCIe总线规范提出的新的概念,最先在x86处理器系统的Chipset和Intel设计的PCIe设备中出现。

PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCIe总线除了在连接方式上与PCI总线不同之外，还使用了一些在网络通信中使用的技术，如支持多种数据路由方式，基于多通路的数据传递方式，和基于报文的数据传送方式，并充分考虑了在数据传送中出现服务质量QoS(QualityofService)问题。

第5章Montevina的MCH和ICH

本章以Montevina平台为例，说明在x86处理器系统中，PCIe体系结构的实现机制。Montevina平台是Intel提供的一个笔记本平台。在这个平台中，含有一个Mobile芯片组，Mobile处理器和无线网卡。其中Mobile芯片组包括代号为“Contiga”的GMCH(GraphicsandMemoryControllerHub)和ICH9M系列的ICH；Mobile处理器使用代号为“Penryn”的第二代IntelCore2Duo；无线网卡使用代号为ShirleyPeak(支持WiFi)或者EchoPeak(同时支持WiFi和WiMax)。Montevina平台的拓扑结构如图5-1所示。

Montevina平台使用一个虚拟的FSB-to-PCI桥[1]将FSB总线与外部设备分离，这个虚拟PCI桥的上方连接FSB总线，之下连接PCI总线0。但是从物理信号的角度上看，MCH中的PCI总线0是FSB总线的延伸，因为该PCI总线0依然使用FSB总线的信号，只是连接到这条总线上的设备相当与虚拟PCI设备。在GMCH中，并没有提及这个FSB-to-PCI桥，但是在芯片设计中，存在这个桥片的概念。

从系统软件的角度上看，在PCI总线0上挂接的设备都含有PCI配置寄存器，系统软件将这些设备看做PCI设备，并可以访问这些设备的PCI配置空间。在Montevina平台的GMCH和ICH中，所有的外部设备，如存储器控制器，图形控制器等都是虚拟PCI设备，都具有独立的PCI配置空间。GMCH和ICH之间使用DMI(DirectManagementInterface)接口相连，但是DMI接口仅仅是链路级别的连接，并不产生新的PCI总线号，在ICH的DMI-to-USB桥和DMI-to-PCIe桥也都属于PCI总线0上的设备。

在x86处理器中，MCH包含的虚拟PCI设备优先级较高，而ICH包含的虚拟PCI设备优先级较低。当CPU发起一个PCI数据请求时，MCH的PCI设备将首先在PCI总线0上进行正向译码。如果当前PCI数据请求所使用的地址没有在MCH的PCI设备命中时，DMI接口部件将使用负向译码方式被动地接收这个数据请求，然后再通过DMI总线将这个数据请求转发到ICH中。

因此在x86处理器中，MCH[2]集成了一些对带宽要求较高的虚拟PCI设备，如DDR控制器、显卡等。而在ICH中集成了一些低速PCIe端口，和一些速度相对较低的外部设备，如PCI-to-USB桥、LPC总线控制器等。

MCH和ICH包含一些内置的PCI设备，这些设备都具有PCI配置空间，x86处理器可以使用PCI配置周期访问这些PCI配置空间。在MCH和ICH中，PCI总线0是FSB总线的延伸，所以处理器访问这些设备时并不使用PCI总线规定的信号，如FRAME#、TRDY#、IRDY#和IDSEL信号。在MCH和ICH中，有些PCI设备并不是传统意义上的外部设备，