数字电路系统设计自动化-实验讲义(9)

数字电路系统设计自动化-实验讲义

1-16）中的波形文件名是默认的（这里是D2.scf），所以直接存盘即可。 7、运行仿真器。选择MAX+plus II项及其中的仿真器Simulator选项，点击跳出的仿真器窗口（图1-17）中的Start键。图1-15是仿真运算完成后的时序波形。注意，刚进入图1-15的窗口时，应该将最下方的滑标拖向最左侧，以便可观察到初始波形。

8、观察分析波形。还可以进一步了解信号的延时情况。图1-15右侧的竖线是测试参考线，它与鼠标箭头间的时间差显示在窗口上方的Interval小窗中。由图可见输出与输入波形间有一个小的延时量。

9、为了得到更准确的时间延迟值，可打开MAX+plus II菜单下的“Time Analyzer”

数字电路系统设计自动化-实验讲义

进行时间分析，可得到如图1－18的分析结果界面。按下start键后即可得到分析结果。

五）、硬件测试

为在实验系统上验证设计的正确性，完成硬件测试。首先通过选择“MAX+plus II” “Compiler”菜单，进入编辑窗，然后在“Assign”项中选“Pin / Location / Chip”选项，在跳出的窗口中的Node Name项中输入引脚CLK ，这时“Pin Type”项会出现“Input”指示字，表明 CLK 的引脚性质是输入，否则将不出现此字。此时在“PIN”项内输入引脚号如“43”，再点击右下方的Add项，此引脚即设定好了；以同样方法分别锁定引脚 QOUT（图1－19），再点击上方的OK。关闭“Pin / Location / Chip”窗后，应点击编译窗的“Start”，将引脚信息编辑进去。

编程下载和硬件测试的步骤如下：

（1）选 " MAX+PLUS " 项中的“Programmer”项，跳出Programmer窗后，选Options项中的硬件设置项“Hardware Setup”，在此窗的下拉窗中选“ByteBlaster (MV)”项，点击OK即可。

（2）将实验板连接好，接好电源，点“Configure”，即进行编程下载。 下载方式设定：

选择MAX+plusII项及其中的编程器Programmer选项，跳出如图1－20左侧所示的编程器窗口，然后选择Options项的Hardware Setup硬件设置选项，其窗口如图1－20左侧所示。在其下拉菜单中选ByteBlaster（MV

）编程方式。

数字电路系统设计自动化-实验讲义

此编程方式对应计算机的并行口下载通道，“MV”是混合电压的意思，主要指对ALTERA的各类芯核电压（如5V、3.3V、2.5V与1.8V等）的FPGA/CPLD都能由此下载。此项设置只在初次装软件后第一次编程前进行，设置确定后就不必重复此设置了。 下载：

如图1－20，点击Configure键，向EPF10K10下载配置文件，如果连线无误，应出现图1－21报告配置完成的信息提示。

此时可在输入端输入1KHZ的信号，并用双踪示波器观测输入、输出端的波形，并比较其频率关系。

到此为止，完整的设计流程已经结束。VHDL文本输入的设计可参考这一

流程。

六）、设计流程归纳

图1－22所示的是利用MAX+plusII进行设计的一般流程，因此对原理图输

入设计和文本方式的硬件描述语言设计输入都能适用。