2位BCD码加法器(6)

发布时间:2021-06-08

Verilog HDL 的2位BCD码加法器

4) 模块连接

三、实验仿真与实现

1) BCD加法器仿真

输入A为24,B为48,当clear复位后,和值S为72,与理论一致,故BCD加法器正常;

2位BCD码加法器(6).doc 将本文的Word文档下载到电脑

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219