波形表地址精度有关。本系统波形表地址为8位，波形数据存储器ROM中存储了28个数据，则相位精度为1.4°，即输出的相位φ=PSW×1.4°。

这与题目步进1°的要求有0.4°的误差，此误差可以通过增加波形数据数来消除，但这会增加硬件开销。这里我通过软件的方法来减小此误差，方法与减小合成波频率f0误差一样，将键盘输入的PSW除以1.4°之后再将结果串出。这样步进可以精确到1°。

第五章 FPGA内部逻辑设计

FPGA内部结构框图在第二章图2 中已经给出，从图中可知其内部由8051单片机软核、三相正弦波产生和调制信号产生等三个模块组成。

5.1单片机软核模块设计

5.1.1 基本结构和功能

特殊功能寄存器

ALUUART串行口

中断控制器

定时器/计数器

数据RAM端口程序存储器端口

I/O端口

图6 8051引脚图 图7 8051原理图元件

8051可接64KB外部存储器，可接256字节内部数据RAM，含两个16位定时/计数器，全双工串口，含节省功耗工作模式，中断响应结构等等。结构模块框图和原理图元件分别如图6和7所示。

与普通8051不同之处主要有：