第四章 分析与计算

4.1 DDS合成波频率

若累加寄存器的位数为N，频率控制字为FSW，时钟基准为fc，则合成波形的频率为

f0

1n

FSW f/2cn

[(2/PSW) (1/fc)]

其中1/fc为每输出一个波形数据所需时间，2n/PSW为一个完整的输出波形所含的波形数据数。

4.2 累加器位数的确定

累加器是DDS电路工作的最关键部分，累加器的工作速度决定了输出波形的

fc

频率精度，由 f fmin n知，累加器的位数决定了频率最小分辨率。

2

设计中基准时钟fc为DDS的工作频率，取fc=35MHz。为了使频率可实现1Hz的步进，即频率最小分辨率可达1Hz，fmin 1。易知2n=fc=35000000，可算得n=25.2，当取n=28时，累加器的最小分辨率fmin可达

35MHz/228 0.1304

连接时将低3位始终置1，则分辨率变为7×0.1304 0.913。因此确定累加器的位数为28位。

由上述分析可知，合成波频率为

f0=FSW×0.913

理想状态下应该是f0=FSW，这样出来的频率精度才是最高的。因此上式得到的输出波形与键盘输入波形还是有一定的误差。为此这里我又通过软件的方法来减小误差。方法是：在程序里先将输入的PSW除以0.913之后再将结果串出给三相波形产生模块。实验表明采用此方法可以精确到0.01%。