基于ARM的嵌入式数据采集系统的研究(21)

d:\My Documents\复件 pdf\FPGA

皇Ｉ■———量置—■＿———■—■■■——■■——■————＿Ｉ中国农业大学硕士学位论文Ｉ—＿＿ｌ｜■黑置曼量量＿鼍曼量墨曼舞鼍鼻量曼曼墨第兰章系统硬件设生的蕈元密度和缀太静存赭容量．并盈写入弱擦除的速度也穰快，索掰｛二存德交｛孛或其它瓷源。但ＮＡＮＤＲａｓｈ存储器需要特殊的接口来操作，因此它的随机读取速度不及ＮｏｒＦｌａｓｈａ在嵌入式系缝孛；它嚣像是系统静一个块设备，每次攥臻滚写一缀翕令舞鲶，鼹毒数据逶遘一个端墨依次读出或写入，类似于硬盘的命令访问，而非避过总线直接访问。

由于￥３Ｃ４４ＢＯｘ中没有像支捺ＳＤＲＡＭ一样挝供直接与ＮＡＮＤＦｌａｓｈ存德嚣鲍接搿，所默还须硐４个Ｉ／Ｏ作为它的控制信号，通过软件编程米实现读碍过程ｅ

本系统使用一片ＫｇＦ￥６０ＳＵＯＢ芯片，迥过一个８位的命令、地址和数据共用的端口．提供３２ＭＢ的菲荔失性存储空间。它留４４８０的连接觅涿意图３－６。使翊ｎＧＣ．Ｓ１表涿将ＮＡＮＤ的地址空间映射至４４８０的ＢＡＮＫｌ。

系统孛ＮＡＮＤＲａｓｈ瓣背选僖譬ｅ霆帮读写缤号ＷＥ、ｌ邃苓塞接霞臻处理器豹建蛙组选逶信号ｎＧＣＳｌ和读写信号，而使用两个域逻辑，原因如下；

Ｋ９Ｆ５６０８ＵＯＢ，Ｙ的数据售输黠序要求嚣选信号ＣＥ在写入命令字帮遮垃蜃，攥持一个较长时潮Ｆｌａｓｈ的有效低屯平，这个时阐要求大予ｔＲ微９秽６０８ｕｏｍＹ的承不大于１０Ｉｌｓ）１２”，而Ｓ３Ｃ４４ＢＯＸ的片选信号ｎＧＣＳｌ不能满足这个凝求。

鲡果直接使用处理器静通用Ｉｏ作为ＮＡＮＤＲａｓｈ的片道，由于在ｌｏ线输出低电平的“选通”状态下，处理器对其它外部地址的读写操作仍然可以进行，系统将同时“选通”数据总线上挂接静多个设备，途必然选袋慧线资源狰突，甚至霹能羧嚣芯冀。嚣诧，妊矮镬弼懿瑾器静泞选线，同时利用ｎＧＣＳｌ和读写信号的或逻辑以满足ＮＡＮＤＦｌａｓｈ的时序要求聊Ｊ。

在蜜鼯瓣设计孛，ＷＥ、ＲＥ秘ｎＧＣ．Ｓ１戆或逻辫是圭ＦＰＧＡ寒安凝瓣，这样霹减少棼片数量，节省成本，同时提高ＦＰＧＡ利用率。鼙——————ｔＪ

ＫｇＦ５６０８ＵＯＢ－Ｙ￥３Ｃ４４ｂ０

豳３－６ＮＡＮＤＦｌａｓｈ与处理器的连攘

３．３＋６遗最攘霜设诗

１、ＵＡＲＴ模块１２唧ｌ

Ｓ３０描Ｂｏｘ瓣ＵＡＲＴ攀元提供两令独虚懿异多串季亍遴落端日，每个都胃越在串辑或ＤＭＡ两种模式下工作。它们支持的最高波特率为１１５．２ｋｂｐｓ。每个ＵＡＲＴ通道包含２个１６位ＦＩＦＯ分裂擞竣牧积发送使鼹，劳具有戳下可配鬟参数；可编程波特枣、短羚蚊７发模式、１或２短锌止位、５／６／７／８位数据宽魔和奇偶校验位。

ＲＳ．２３２是废用最广泛的一种帛行接口，它被定义为一种低速率串舒通信中增加通信距离的单端标准。ＲＳ。２３２遵循ＲＳ．２３２４２标准，憝一种硬件协议，粥于连接ＤＴＥ（数据终端设备）和．１７．