FPGA实现双向IO口与时钟芯片的例子(3)

发布时间:2021-06-05

if( Done_Sig ) begin rLED <= Time_Read_Data[3:0]; isStart <= 8'd0; i <= 4'd4; end

else begin isStart <= 8'b0000_0010; end

endcase

wire Done_Sig;

wire [7:0]Time_Read_Data;

ds1302_module U1

(

.CLK( CLK ),

.RSTn( RSTn ),

.Start_Sig( isStart ),

.Done_Sig( Done_Sig ),

.Time_Write_Data( rData ),

.Time_Read_Data( Time_Read_Data ),

.RST( RST ),

.SCLK( SCLK ),

.SIO( SIO )

);

assign LED = rLED;

Endmodule

FPGA实现双向IO口与时钟芯片的例子(3).doc 将本文的Word文档下载到电脑

精彩图片

热门精选

大家正在看

× 游客快捷下载通道(下载后可以自由复制和排版)

限时特价:7 元/份 原价:20元

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219