13.二输入或非门的VHDL设计
时间:2025-07-12
时间:2025-07-12
重庆科创职业学院授课方案(教案)
课名: 教 师: 班级: 编写时间:
教学步骤及内容 : 一.复习旧课 二.新课 1.VHDL 相关语法理论知识讲解 2.设计任务:设计一个二输入或非门,a, b 为数据输入端的端口 名, y 为输出。 3.设计过程: (1)输入设计项目并将其设为当前项目 (2)在文本编辑窗中设计输入二输入或非门的 VHDL 代码 方法一: library ieee; use ieee.std_logic_1164.all; entity nor2 is port (a,b:in std_logic; y:out std_logic); end nor2; architecture nor2_1 of nor2 is begin y <= a nor b; end nor2_1;
旁批栏: