/MR 异步清除输入端（低电平有效） /PE 同步并行置入控制端（低电平有效） 功能表： 表3.3.2.1

说明： H－高电平 L－低电平 X－任意 （2）驱动译码器

简要说明：

74ls48 为有内部上拉电阻的BCD－七段译码器/驱动器，共有54/7448、54/74LS48 两种线路结构型式。 输出端（Ya－Yg）为高电平有效，可驱动灯缓＿＿＿

冲器或共阴极VLED。当要求输出 0－15 时，消隐输入（B I ）应为高电平＿＿＿＿＿

或开路对于输出为0 时还要求脉冲消隐输入（R B I ）为高电平或者开＿＿＿

路。当B I 为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。当＿＿＿＿

RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（L T）为高电平＿＿＿＿＿＿＿＿

时， Ya －Yg为低电平，脉冲消隐输出（R B O）也变为低电平。当B ＿ ＿＿＿＿

I 为高电平或开路时，L T为低电平可使Ya－Yg均为高电平。48 与248 的引出端排列、功能和电特性均相同，差别仅在显示6 和9,248 所显示的6 和9 比48 多出上杠和下杠。