第1章 电路设计原理与实验电路

数字电子钟由555组成的多谐振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分、校秒。

1．1设计任务及要求

1、设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。

2、用中小规模集成电路组成电子钟，自行组装、调试。

3、画出框图和逻辑电路图。

4 、功能扩展：

(1)整点报时。在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒时，输出1000Hz信号，音响持续1秒，在1000Hz音像结束时刻为整点。

（2）在计时出现误差时能通过校时电路进行校正。

1．2计时器的特点及其应用

本数字钟能清晰地显示时、分、秒之间的相互变化，并具有整点报时和手动较时的功能，主要用于一般的生活计时，计时精度高。整个系统集成化程度高，电路结构相对简单，模块化明显，是提高课堂学习效果的一个很好实例。数字钟的制作能将所学的数字电子技术很好地应用于实际制作当中。具有很高教学意义。

1.3 设计方案

如图1.1所示，数字钟电路电路系统由主体电路和扩展电路两大部分组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器输出经译码器送显示器。计时出现误差时可以用校时电路进行较时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

数字钟的逻辑框图如图1.2所示。它由５５５振荡器、分频器计数器、译码器显示器和校时电路组成。