数字逻辑习题和答案1(12)

数字逻辑习题和答案

65. EPROM是 可编程只读存储器，EEPROM是 可编程只读存储器。 66. FPGA是指 ，它是一种 密度的可编程逻辑器件。 67. GAL是指 ，ISP是指 。

68. 函数式F=AB+BC+CD 写成最小项之和的形式结果应为∑m ( ),

写成最大项之积的形式结果应为∏M( )。 69. 判断下列逻辑运算说法是否正确。 （1） 若X+Y=X+Z，则Y=Z；( ) （2） 若XY=XZ，则Y=Z；( )

（3） 若X⊕ Y=X⊕ Z，则Y=Z；( )

70. 组合逻辑电路的特点是任意时刻的 状态仅取决于该时刻的

状态，而与信号作用前电路的状态 。

71. 组合逻辑电路在结构上不存在输出到输入的 ， 因此 状态不影 响 状态。

72. 数据分配器的结构与 相反，它是一种 输入， 输出的逻辑电路。从哪一路输出取决于 。

73. 一个十六路数据选择器，其地址输入端有 个。

74. 设A0、A1 为四选一数据选择器的地址码，X0～X3 为数据输入，Y 为数据输出，

则输出Y 与数据输入和地址码的关系为 。

75.描述触发器的逻辑功能的方法有 ； ； ；

76. 将基本RS 触发器的S 和Q、R 和Q端相连成新的触发器，其特征方程是 。 77. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现为 。 78. SD 和RD 为触发器的异步置1 和置0 端，若触发器异步置0，须使SD= ，

RD= ，而与 和 无关。

79. 对于JK 触发器，若J=K，则可完成 触发器的逻辑功能；若J，

则可完成 触发器的逻辑功能。 80. 时序逻辑电路一般由 和 两步分组成的。时序逻辑电路的特点是

某一时刻的 状态不仅取决于该时刻的 ，而且与信号作用前电路的状态 。

81. 时序逻辑电路在结构上存在输出到输入的 ，因此， 状态会

影响 状态。 82. 时序逻辑电路分为两类： 和 。其中 有一个统一

的时钟脉冲源，存储电路里所有 的状态变化，都在同一个时钟脉冲CP 作用下同时发生；而 没有统一的时钟脉冲。

83. 时序逻辑电路中的存储电路受时钟控制的 组成。

84. 同步时序逻辑电路中，所有触发器状态的变化都是在 操作下

进行的；异步时序逻辑电路中，各触发器的时钟信号 ，因而触发器

状态的变化并不都是 发生的，而是 。 85. 全面描述一时序逻辑电路的功能， 必须使用三个方程式。它们

是 、 、 .

86. 为了把时序电路的逻辑功能直观、形象地显示出来，有时需要把有输出方程、状态

方程和控制方程表示的逻辑关系表示成 、 、或 的形式。

87. 触发器有 个稳定状态，它可以记录 位二进制码，存储8 位二进

制信息需要 个触发器。