3 计算机中的逻辑部件和运算器

知识回顾1、叙述浮点加减法运算的步骤有哪些？ 叙述浮点加减法运算的步骤有哪些？ 叙述浮点乘除法运算的步骤有哪些？ 2、叙述浮点乘除法运算的步骤有哪些？ 3、浮点四则运算时出现哪些情况时需要进行 规格化处理？ 规格化处理？ 浮点四则运算第几步为舍入操作？ 4、浮点四则运算第几步为舍入操作？方法有 几种？ 几种？

第3章 计算机的常用逻辑部件 和运算器§ 3-1 计算机中常用的逻辑部件 算术运算单元ALU § 3-2 算术运算单元ALU 运算器AM2901 § 3-3 运算器AM2901

§3·1 计算机中常用的组合逻辑电路 1组合逻辑电路： 逻辑电路的输出状态仅与当时的输入状态有关， 组合逻辑电路： 逻辑电路的输出状态仅与当时的输入状态有关， 而与过去的输入状态无关。 而与过去的输入状态无关。 加法器( 一、加法器(half adder) ) 1、半加器：不考虑低位传来的进位输入，只有本位的两个数码Xn 、半加器：不考虑低位传来的进位输入，只有本位的两个数码 相加，产生一个半加和H 的逻辑电路。 和Yn相加，产生一个半加和 n的逻辑电路。 (1)真值表 ) (3)逻辑电路 )Xn 0 0 1 1 Yn 0 1 0 1 Hn 0 1 1 0 Yn Xn Yn Hn Hn HA Xn Yn Xn

+

Hn

⊕

(2)逻辑表达式 ) Hn= Xn· Yn+ Xn·Yn =Xn ⊕ Yn

(4)逻辑符号 )

及进位数码Cn-1相 相 2、全加器：考虑进位输入时，两个数码 、Yn及进位数码 、全加器：考虑进位输入时，两个数码Xn、 及进位数码 加产生一个全加和Fn和进位 的逻辑电路。 和进位Cn的逻辑电路 (full adder) ) 加产生一个全加和 和进位 的逻辑电路。 (1)真值表 ) (3)逻辑电路 )Xn 0 0 0 0 1 1 1 1 Yn 0 0 1 1 0 0 1 1 Cn-1 0 1 0 1 0 1 0 1 Fn 0 1 1 0 1 0 0 1 Cn 0 0 0 1 0 1 1 1

Xn Yn CnCn-1

⊕ ⊕Fn Fn

(4)逻辑符号 )Cn

FACnXn Yn Cn-1

(2)逻辑表达式 )

Fn =Xn·Yn·Cn-1+ Xn·Yn·Cn-1 + Xn·Yn·Cn-1 + Xn·Yn·Cn-1 = Xn⊕Yn ⊕ Cn-1 Cn =Xn·Yn·Cn-1+ Xn·Yn·Cn-1 + Xn·Yn·Cn-1 + Xn·Yn·Cn-1 =Xn·Yn+Xn·Cn-1+Yn·Cn-1 =Xn·Yn+(Xn+Yn)·Cn-1 (

二、N位加法器 位加法器 完成两个二进制数A=Xn-1Xn-2……X1X0和B=Yn-1……Y1Y0 完成两个二进制数 的器件。 相加，求得和F 的器件 相加，求得和 n=Fn-1Fn-2……F1F0的器件。 1、串行加法器 、 在串行加法器中，只有一个全加器， 在串行加法器中，只有一个全加器，数据逐位串行送入加法器 进行运算。 进行运算。0 1 C FA

A 0 1 CLK

0 1

B 0 1

0 1

计数器

A、B是两个具有移位功能的n 位寄存器，用来存放已知的被加 是两个具有移位功能的n 位寄存器， 数和加数，FA是一个全加器 是一个全加器， 用来保存进位信号的触发器， 数和加数，FA是一个全加器，C用来保存进位信号的触发器，其初 始值为0 CLK

为时钟 每一节拍完成的工作是， 为时钟， 最低位送FA FA, 始值为0。CLK为时钟，每一节拍完成的工作是，A、B最低位送FA, 与上次进位相加。本次运算的结果送A寄存器的最高位， 与上次进位相加。本次运算的结果送A寄存器的最高位，进位送触发 器C,同时A、B右移一位。CLK的作用下，减1,当计数器为0时，加 同时A 右移一位。CLK的作用下， 当计数器为0 的作用下 法运算结束， 寄存器中得到两数之和。 法运算结束，在A寄存器中得到两数之和。

2、并行加法器 、 并行加法器由多个全加器组成， 并行加法器由多个全加器组成，其位数的多少取决于机器的字 数据的各位同时运算。并行加法可同时对数据的各位相加， 长，数据的各位同时运算。并行加法可同时对数据的各位相加，由 进位链： 进位链：进位信号的产生与传递逻辑 于多个全加器的进位输出是另一个全加器的进位输入， 于多个全加器的进位输出是另一个全加器的进位输入，因而并行加 法器中进位信号的传递问题是影响全加器本身速度的主要因素。 法器中进位信号的传递问题是影响全加器本身速度的主要因素。 (1)N位串行进位加法器 ) 位串行进位加法器 可知， 位的进位C 由Cn = Xn·Yn +(Xn+Yn)·Cn-1可知，第n位的进位Cn与第 ( 位有关， 位与i 位有关， ..最后一位 有关， n-1位有关，第i – 1位与i – 2位有关，……..最后一位C1与C0有关， ..最后一位C (高一级进位是低一级进位的函数)逐次连接起来，这个链叫串 高一级进位是低一级进位的函数)逐次连接起来， 行进位链。采用串行进位链的加法器为串行进位加法器。 行进位链。采用串行进位链的加法器为串行进位加法器。F n- 1 C n- 1 F n- 2 C n- 2 Yn- 1 F1 ..……. . .. C1 F0 C0 C -1

FA

FAYn- 2

FAX1 Y1

FAX0 Y0

X n- 1

X n- 2

特点： 简单清晰，运算速度很慢。 特点： 简单清晰，运算速度很慢。 练习：已知 练习：已知n=4写出串行进位加法器的各进位信号的表达式 写出串行进位加法器的各进位信号的表达式

(2)并行进位加法器 ) 位进位信号： 第i 位进位信号： Ci = Xi·Yi +(Xi+Yi)·Ci-1 ( 进位生成信号： 进位生成信号： Gi= Xi·Yi 含义： 均为1时 不管有无进位输入， 含义：当Xi、Yi均为 时，不管有无进位输入，定会产生向高 位的进位。 位的进位。 进位传播信号： 进位传播信号：Pi=Xi+Yi 含义： 中有一个为1时 若有进位输入， 含义：当Xi、Yi中有一个为 时，若有进位输入，则本位向高 位传送进位。 位传送进位。 为输 …… 此处隐藏：3658字，全部文档内容请下载后查看。喜欢就下载吧 ……