数显抢答器的设计与制作毕业论文--田添(5)

（１）抢答器的主体电路设计

抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的

编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码器74148

和DFF锁存器可以完成上述功能，其电路组成如图4所示。其工作原理是：当主持

人控制开关处于“清除”位置时，RS触发器的端为低电平，输出端（4Q~1Q）全部

为低电平。于是74LS48的 =0，显示器灭灯；74148的选通输入端 =0，74LS148处

于工作状态，此时锁存电路不工作。当主持人开关拨到“开始”位置时，优先编码

电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端 7...

0输入信号，当有选手将键按下时(如按下S5)，74LSl48的输出=010， =0，经RS

锁存器后，CTR=l， =1，74LS279处于工作状态，4Q3Q2Q=101，经74LS48译码后，

显示器显示出“5”。此外，CTR=1，使74l48的端为高电平，74LSl48处于禁止工

作状态，封锁了其它按键的输入。当按下的键松开后，74LSl48的为高电平，但由

于CTR维持高电平不变，所以74LSl48仍处于禁止工作状态，其它按键的输入信号

不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回

答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。

（图4）

74LS148为8线－3线优先编码器，表1为其功能表。

表1 74LS148的功能真值表

（２）定时电路设计

原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数

器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具

体电路如图5所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码

管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节

目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数