3-8译码器的VHDL设计(4)

基于EDA的3-8译码器的VHDL设计(使用软件Quartus2),有仿真波形

4.仿真波形分析

由图可知，当A3 A2 A1 A0=0000时，输出Y[6]到Y[0]对应为1111110，即只有g不亮，数码管显示为0，

A3 A2 A1 A0=0001时，输出对应为0110000，数码管显示为1， A3 A2 A1 A0=0010时，输出对应为1101101，数码管显示为2， 其他同理，当A3 A2 A1 A0>1001，即大于9，数码管无显示。

由此可知，程序设计的是七段显示译码管。