棋盘模式

占用系统资源情况：

八、故障及问题分析

1、在实验中，第一次写出来的程序可以编译通过并很好的实现设计功能，但程序显得过于冗长和复杂，重复性强。于是我在对实验的理解下做了一些简化，结果简化后实验结果与预想的不同。仔细分析程序的逻辑顺序后发现对程序的细小简化改变了程序的逻辑，所以造成了实验结果不对甚至出不来结果的现象。在程序的编写过程中，我们应该首先分析各个端口的优先级顺序，这一点就可以利用if语句首先进行判断。

2、而在编写vhdl源文件的过程中，我加深了对信号和变量的延时区别的理解和对process“内部串行外部并行”的理解。

3、在实验中，写完程序编译时报错不含顶层实体名，刚开始始终找不出问题在哪，翻阅了数字电路实验教程后，才明白在建立一个新的工程时在写顶层实体名时，实体名、文件名必须和建立工程时所设定的顶层实体名相同。

4、实验中，需要对每一个端口指定器件的引脚，在引脚指定过程中需要参照开发系统所给的I/O端口映射表，通过开发平台上每个I/O器件附近的I/O编号，在映射表中找到相应的引脚名，填入相应的对话框。

5、在实验中所遇到的还有一个问题就是频率的选择，我们采用IO板上的时钟资源，进行分频得到了25M这一频率，保证了实验的正常完成。这些都是实验中的小问题，在实验中只有养成严谨科学的态度和作风，认真注意各个实验细节，才能保证实验的最后成功。

九、实验心得

通过这次实验，我对数字电路的软件和硬件方面的知识有了进一步的了解。实验开始选题时，觉得vga图像显示非常有意思，于是选了这个题目。但是因为以前从来没有了解过VGA的显示原理和工作模式，刚开始入手的时候觉得非常茫然，不知道从何处下手。在老师的引导下，我按照实验的整体过程，先查阅了相关资料，了解了VGA显示和时序控制的相关原理，以及相关模块的连接。于是明白这次实验设计的重点就在于VGA时序控制模块的设计。再仔细分析时序关系，画出状态转移图，同步区、显示区、消隐区时计数器的数值，便可很方便的编出程序。虽然在实验中也遇到了各种各样的问题，但最终都一一解决，也更让我体会到实验中的乐趣。同时，通过VGA显示实验，我加深了对EDA技术的理解，初步掌握了QuartusII软件图形编辑的使用。我接触了使用VHDL编程的一些基本