2、VGA时序信号

计算机内部以数字方式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R、G、 B 三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT 显示器，信号被直接送到相应的处理电路，驱动控制显像管生成图像。设计 VGA 控制器的关键是产生符合VGA 接口协议规定的行同步和场同步信号，它们的时序关系如下图所示：

h_sync：水平同步信号（负脉冲），每个水平扫描周期显示器刷新一行； v_sync：垂直同步信号（负脉冲），每个垂直扫描周期显示器刷新一帧；

按照每秒60帧的刷新速度来计算，所需要的时钟频率为： 频率＝60Hz(帧数)×525(行)×800(每一行像素数)＝25.2MHz 所以我们通过开发系统的50MHz时钟资源，通过时钟分频产生25MHz的频率即可。虽然没有达到精确的25.2MHz的时钟频率(刷新率可能会是59Hz)，但是并不会造成影响。

3、VGA显示器的工作过程

以屏幕左上角的那个像素作为原点（1,1）。当显示器接收到控制器输出的v_sync信号，则开始一个新的垂直刷新循环，同时控制器输出h_sync信号。当经过P+Q=1.084ms的时间后，准备开始水平刷新循环，当h_sync信号的下降沿到来时，即开始刷新第一行（行数加1）。再经过B+C = 5.66 s的时间后，开始刷新第一行的第一个像素（列数加1），并按照所需的时钟频率，刷新此行中其余像素。直到显示器接收到下一个h_sync信号，又开始刷新第二行。

重复此过程，直到刷新到屏幕的底部。当刷新了最下面一行的最后一个像素后，显示器即完成了一帧的刷新，控制器又输出v_sync信号，显示器又开始一个新的垂直刷新循环。

四、系统设计（包括设计思路、总体框图、分块设计）

总体设计思路：

VGA显示器的控制器可划分为3个子模块： I.时钟分频子模块；

II.时序控制子模块 ，提供同步信号（h_sync和v_sync）及像素位置信息； III.生成图形子模块，接收像素位置信息，并输出颜色信息；

由于系统时钟为50MHZ，实验所需频率为25MHZ,故时钟分频模块只需在程序中通过分频语句完成；生成图形子模块由系统提供；所以重点设计的模块就是时序控制模块。

总体系统框图如下： 钟

时序控制模块设计

行同步状态机状态转移图

列同步状态机状态转移图

时序控制模块流程图：