测控技术与仪器类毕业论文——串行数字存储测试系统设计

毕业设计说明书(论文) 串行数字存储测试系统设计

作者: 学号：

学院(系):

专业:

指导教师：

评阅人：

20** 年 6 月

中北大学

毕业设计（论文）任务书

学院（系）：

专业：

学生姓名：学号：

设计(论文)题目：串行数字存储测试系统设计

起迄日期: 20**年2月28日~20**年6月23日

设计(论文)地点:

指导教师:

专业负责人:

发任务书日期: 20** 年 3 月 1 日

毕业设计（论文）任务书1．毕业设计（论文）课题的任务和要求：

1 查阅相关文献，熟悉存储测试的背景、应用；

2了解CPLD、SPI总线的工作原理及有关知识；

3设计研究存储测试系统

4 撰写论文并进行相关资料的英文翻译。

2．毕业设计（论文）课题的具体工作内容（包括原始数据、技术要求、工作要求等）：

1.查资料，写开题报告

2. 了解串行传输的特点

3.了解A/D转换器和存储器的用法

4. 学习Verilog HDL语言与CPLD的具体用法

5.学习用PROTEL完成电路原理图的绘制

6.学会用Verilog HDL语言编写程序

7.编写论文

毕业设计（论文）任务书

3．对毕业设计（论文）课题成果的要求〔包括毕业设计(论文)、图纸、实物样品等〕：

毕业设计(论文)一份、英文原文及中文翻译。

4．毕业设计（论文）课题工作进度计划：

起迄日期工作内容

2005年

3.1—3.20

3.21—

4.14

4.15—

5.1

5.2-5.10

5.1—5.24

5.25—

6.10

6.10—6.30查资料，写开题报告

了解A/D转换器和存储器的用法

学习Verilog HDL语言与CPLD的具体用法

学习PROTEL完成各器件的布线，接口用法以及完成电路原理图绘制

用Verilog HDL语言编写程序并调试

整理，总结写论文

毕业答辩

所在专业审查意见：

负责人：

年月日学院（系）意见：

院（系）领导：

年月日

中北大学

本科毕业设计(论文)评语

院(系): 学生姓名：学号：

题目：串行数字存储测试系统设计

指导教师评语：

指导教师(签字)：

年月日

中北大学

本科毕业设计(论文)评语

院(系): 学生姓名：学号：

题目：串行数字存储测试系统设计

评阅人评语：

评阅人(签字)：

职称(或学历):

年月日

中北大学

本科毕业设计(论文)评语

院(系): 学生姓名：学号：

题目：串行数字存储测试系统设计

综合成绩：

答辩委员会评语：

答辩委员会负责人(签字)：

年月日

串行数字存储测试系统设计

摘要

本文介绍了存储测试系统的发展与应用。对串行SPI总线的原理、功能、信号和特点进行了详细的分析，并利用了串行SPI总线的优点，实现了存储测试过程中数据的转换和存储，大大的提高了系统的资源利用率。此处详细的分析系统中CPLD控制数据的转换和存储的过程。介绍了Verilog HDL语言的发展和优点，并用它进行编程和仿真，通过软件来控制硬件的运行。

关键词：存储测试，SPI，CPLD，Verilog HDL。