TMS320F2812中文资料介绍

TMS320F2812中文资料介绍

简介：德州仪器所生产的TMS320F2812 数字讯号处理器是针对数字控制所设计的

电机控制(digital motor control, DMC)、资料撷取及I/O 控制(data acquisition and control, DAQ)等领域。针对应用最佳化，并有效缩短产品开发周期，F28x 核心支持全新CCS环境的C compiler，提供C 语言中直接嵌入汇编语言的程序开发介面，可在C 语言的环境中搭配汇编语言来撰写程序。值得一提的是，F28x DSP 核心支持特殊的IQ-math 函式库，系统开发人员可以使用便宜的定点数DSP 来发展所需的浮点运算算法。F28x 系列DSP预计发展至400MHz，目前已发展至150MHz 的Flash 型式。 1.高性能静态CMOS制成技术 (1)150MHz(6.67ns周期时间) (2)省电设计(1.8VCore，3.3VI/O) (3)3.3V快取可程序电压 2.JTAG扫描支持 3.高效能32BitCPU

(1)16x16和32x32MAC Operations (2)16x16Dual MAC (3)哈佛总线结构 (4)快速中断响应

(5)4M线性程序寻址空间(LinearProgramAddressReach) (6)4M线性数据寻址空间(LinearDataAddressReach) (7)TMS320F24X/LF240X程序核心兼容 4.芯片上(On-Chip)的内存

(1)128Kx16 Flash(4个8Kx16，6个16Kx16) (2)1Kx16OTPROM(单次可程序只读存储器) (3)L0和L1：2组4Kx16 SARAM (4)H0：1组8Kx16SARAM (5)M0和M1：2组1Kx16 SARAM 共128Kx16 Flash，18Kx16 SARAM 5.外部内存接口 (1)支持1M的外部内存 (2)可程序的Wait States

(3)可程序的Read/Write StrobeTi最小g (4)三个独立的芯片选择(Chip Selects)

6.频率与系统控制

(1)支持动态的相位锁定模块(PLL)比率变更 (2)On-Chip振荡器 (3)看门狗定时器模块 7.三个外部中断

?8.外围中断扩展方块(PIE)，支持45个外围中断 9.128位保护密码

(1)保护Flash/ROM/OTP及L0/L1SARAM (2)防止韧体逆向工程 10.三个32位CPU Timer 11.电动机控制外围

(1)两个事件管理模块(EVA，EVB) (2)与240xADSP相容

12. (1)同步串行外围接口SPI模块

(2)两个异步串行通讯接口SCI模块，标准UART (3)eCAN(Enhanced Controller Area Network) (4)McBSP With SPI Mode

13.16个信道12位模拟-数字转换模块(ADC) (1)2x8通道的输入多任务

(2)两个独立的取样-保持(Sample-and-Hold)电路 (3)可单一或同步转换

(4)快速的转换率：80ns/12.5MSPS

2.2TMS320F2812硬件结构介绍 2.2.1OSC与PLL

方块

F2812芯片上设计了一个相位锁定模块(PLL)，这个模块将会提供整个芯片所需频率源。PLL模块方块图如图2所示。PLL提供了4 位(PLLCR[3:0])的PLL倍率选择，共10种放大倍率，可动态改变CPU的频率频率。如表1所示为PLLCR 缓存器的格式，缓存器的位说明如表2所示。 XCLKIN：外部频率源输入。 CLKIN：CPU维持正常工作所需的频率源。这是整个芯片的最高频率。 SYSCLKOUT：与CLKIN的频率一样，提供给外围电路使用。

图

2 OSC与PLL方块图。 表1PLLCR缓存器位格式表：

R:读取;R/W:可读可写;-0=重置后的值 NOTE:EALLOW-protected register 表2 PLLCR缓存器位说明表：

2.2.2系统频率控制

如图3所示，所有外围电路的频率都是由SYSCLKOUT经过除频而 来，F2812将所有外围分成两类，分别是： 1.高速外围：包括事件管理模块(EVA，EVB)及ADC。 2.低速外围：包括SCI-A/B、SPI、McBSP。

HSPCLK：高速外围的频率，可经由HISPCP缓存器改变其频率，如表 2-3所示为HISPCP缓存器的格式，缓存器的位说明如表4所示。 LSPCLK：低速外围的频率，可经由LOSPCP缓存器改变其频率，如表 2-5所示为LOSPCP缓存器的格式，缓存器的位说明如表6所示。

图3系统频率方块图。 表3HISPCP缓存器位元格式表：

R:读取;R/W:可读可写;-0=重置后的值 NOTE:EALLOW-protected register

表4 HISPCP 缓存器位元说明表：

表5 LOSPCP缓存器位元格式图： 图7 CPU-Timers 方块图 2.5事件管理模块(EVA,EVB)

如图8事件管理模块包括一般用途定时器(General-Purpose,GPTimers)、全比较(full-compare)/PWM 单元、补抓单元(capture)及四象限编码器(QEP)电路，如此丰富的功能足以用于动态控制(motion control)及电机控制(motor control)的应用。如表9所示，这两个事件管理模块(EVA和EVB)

有相同的外围，能够控制2个三相电动机，可以应用于多轴动态控制。

图8事件管理模块(EVA)之功能方块图。

表9事件管理模块和信号名称：

2.5.1脉波宽度调变(PWM) PWM的功能包括：

1.拥有宽广可程序的Dead-time长度。 2.PWM载波频率实时的改变。 3.PWM脉波宽度实时的改变。

4.可以透过程序来产生非对称、对称及空间向量PWM信号。

5.提供外部保护接脚PDPINTx来保护功率级板，当这个接脚为”LOW”时，

PWM

信号将会强制变为高阻抗.如图9所示为PWM 电路的方块图，其动作流程大致为：比较器的值(CMPRx)进来与T1CON所设定的对称或非对称之波形比较，然后产生方波PHx输出进入Dead-time 产生电路产生出两个有

Dead-time的信号，再透过输出逻辑电路来设定每个PWM的输出逻辑，如此就可产生所需要的PWM信号。

图9 PWM 电路方块图

如图10 所示为非对称PWM 波形图，其中PWM1、PWM3、PWM5输出逻辑设为Active High，PWM2、PWM4、PWM6 输出逻辑设为ActiveLow，如此设定Dead-time 会使得PWMx 与PWMX+1 两讯号不同时为High，适用于IGBT 为Active High 之功率级板。

图10非对称PWM信号波形图(x=1,3,or5)。

如图

11所示为对称PWM波形图，其中PWM1、PWM3、PWM5 输出逻辑设为ActiveLow，PWM2、PWM4、PWM6输出逻辑设为ActiveHigh，如此设 …… 此处隐藏：2915字，全部文档内容请下载后查看。喜欢就下载吧 ……