电子技术基础(第五版)阎石课

第八章 可编程逻辑器件8.1 8.2 8.3 8.4 8.5 8.6 8.7 8.8

概述 现场可编程逻辑阵列(FPLA) 可编程阵列逻辑(PAL) 通用阵列逻辑(GAL) 可擦除的可编程逻辑器件(EPLD) 现场可编程门阵列(FPGA) PLD的编程(无图) 在系统可编程逻辑器件(ISP-PLD)

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 1

电子技术基础(第五版)阎石课

8.1

概

述

图8.1.1 PLD电路中门电路的惯用画法 (a)与门 (b)输出恒等于0的与门 (c)或门 (d)互补输出的缓冲器 (e)三态输出的缓冲器

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 2

电子技术基础(第五版)阎石课

图8.1.1

PLD电路中门电路的惯用画法

(a)与门(b)输出恒等于0的与门(c)或门 (d)互补输出的缓冲器(e)三态输出的缓冲器

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 3

电子技术基础(第五版)阎石课

*8.2

现场可编程逻辑阵列(FPLA)

图8.2.1 FPLA的基本电路结构 图8.2.2 FPLA的异或输出结构 图8.2.3 时序逻辑型 FPLA的电路结构

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 4

电子技术基础(第五版)阎石课

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 5

电子技术基础(第五版)阎石课

图8.2.1

FPLA的基本电路结构

2006年

新疆大学信息科学与工程学院 <数字电路课题组>

电子技术基础(第五版)阎石课

图8.2.2

FPLA的异或输出结构

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 7

电子技术基础(第五版)阎石课

图8.2.3

时序逻辑型 FPLA的电路结构

返回2006年 新疆大学信息科学与工程学院 <数字电路课题组> 8

电子技术基础(第五版)阎石课

8.3可编程阵列逻辑PALPAL的与阵列是可编程的而或阵列不可编程，类似 于一个已经写入信息的ROM,但它的与阵列是可编 程的。

不可编程2006年 新疆大学信息科学与工程学院 <数字电路课题组> 9

电子技术基础(第五版)阎石课

8.3.1 PAL的基本电路结构PAL器件当中最简单一种电路结构形式,它仅包含一个可编程的与 逻辑阵列和一个固定的或逻辑阵列,没有附加其他的输出电路.

2006年

新疆大学信息科学与工程学院 <数字电路课题组>

电子技术基础(第五版)阎石课

由图可见,在没有编程之前,与逻辑阵列的所有交叉点上均有熔 丝接通.编程将有的熔丝保留,将无用的熔丝熔断,既得到所有的电 路.它所产生的逻辑函数为

2006年

新疆大学信息科学与工程学院 <数字电路课题组>

电子技术基础(第五版)阎石课

根据PAL器件输出电路结构和反馈方式 不同,可将它们大致分成: 1)专用输出结构. 2)可编程输入/输出结构. 3)寄存器输出结构. 4)异或输出结构, 5)运算选通反馈结构等几种类型 2006年 新疆大学信息科学与工程学院 <数字电路课题组>

8.3.2 PAL的几种输出电路结 构 和反馈形式

电子技术基础(第五版)阎石课

一, 专用输出结构 .由图8.3.1给出的PAL电路就属于这种专用 输出结构,它的输出端是一个与或门

.在有 些PAL器件中,输出端还采用了与或非门 结构或者互补输出结构.图8.3.3给出了互 补输出的电路结构.

2006年

新疆大学信息科学与工程学院 <数字电路课题组>

电子技术基础(第五版)阎石课

图8.3.3

具有互补输出的专用输出结构

2006年

新疆大学信息科学与工程学院 <数字电路课题组>

电子技术基础(第五版)阎石课

二,可编程输入/输出结构 它的输出端是一个有可编程控制端的三态缓冲器 控制端由与逻辑阵列的一个乘积项给出.同时,输出 端又经过一个互补输出的缓冲器反馈到与逻辑阵 列上.

图8.3.4 PAL的可编程输入/输出结构2006年 新疆大学信息科学与工程学院 <数字电路课题组> 15

电子技术基础(第五版)阎石课

有些可编程I/O结构的PAL器件中,在与或逻辑阵列的输出和 三态缓冲器之间还设置有可编程的异或门,如图8.3.5所示.

图8.3.5 带有异或门的可编程 输入/输出结构新疆大学信息科学与工程学院 <数字电路课题组>

2006年