DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

第2章 TMS320C54x数字信号处理器硬件结构

2.1 TMS320C54x的特点和硬件组成框图2.2 TMS320C54x的总线结构 2.3 TMS320C54x的存储器分配 2.4 中央处理单元(CPU) 2.5 TMS320C54x片内外设简介

2.6 硬件复位操作2.7 TMS320VC5402引脚及说明

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

2.1 TMS320C54x的特点和硬件组成框图

TMS320C54x的主要特性如下所示： 先进的多总线结构。 40位算术逻辑运算单元(ALU)。 17位×17位并行乘法器与40位专用加法器相连。 比较、选择、存储单元(CSSU)。

CPU

指数编码器可以在单个周期内计算40位累加器中数值的 指数。双地址生成器包括8个辅助寄存器和两个辅助寄存器算术 运算单元(ARAU)。 返回首页

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

存储器

64 K字程序存储器、64 K字数据存储器以及64 K 字I/O空间。在C548、C549、C5402、C5410和 C5420中程序存储器可以扩展。

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

指令系统

单指令重复和块指令重复操作。 块存储器传送指令。

32位长操作数指令。同时读入两个或3个操作数的指令。 并行存储和并行加载的算术指令。 条件存储指令。 从中断快速返回指令。

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

在片外围电路(如图2-1所示)

软件可编程等待状态发生器。 可编程分区转换逻辑电路。

带有内部振荡器。外部总线关断控制，以断开外部的数据总线、地 址总线和控制信号。 数据总线具有总线保持器特性。 可编程定时器。并行主机接口(HPl)。

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

电源

可用IDLEl、IDLE2和IDLE3指令控制功耗，以工 作在省电方式。

可以控制关断CLKOUT输出信号。

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

在片仿真接口

具 有 符 合 IEEEll49.1 标 准 的 在 片 仿 真 接 口 (JTAG)。 单周期定点指令的执行时间为25/20/15/12.5/10ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。

速度

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

图2-1 TMS320C54x DSP的内部硬件组成框图1

返回本节

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

图2-1 TMS320C54x DSP的内部硬件组成框图2

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

2.2 TMS320C54x的总线结构

TMS320C54x DSP采用先进的哈佛结构并具有八 组总线，其独立的程序总线和数据总线允许同时 读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数 据，允许CPU在同一个机器周期内进行两次读操 作数和一次写操作数。独立的程序总线和数据总 线允许CPU同时访问程序指令和数据。

返回首页

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

2.3 TMS320C54x的存储器分配

2.3.1 存储器空间2.3.2 程序存储器 2.3.3 数据存储器 2.3.4 I/O存储器

返回首页

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

2.3.1 存储器空间

TMS320C54x存储器由3个独立的可选择空间组 成：程序空间、数据空间和I/O空间。程序存储器空间包括程序指令和程序中所需的常 数表格；数据存储器空间用于存储需要程序处理 的数据或程序处理后的

结果；I/O空间用于与外部 存储器映象的外设接口，也可以用于扩展外部数 据存储空间。

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

程序空间： 页0 0000H 保留(OVLY=1 ) 外部(OVLY=0) 007FH 0080H 片内DRAM: 16K (OVLY=1) 外部(OVLY=0) 007FH 0080H 0000H

程序空间： 页0 0000H 保留(OVLY=1 ) 外部(OVLY=0) 片内DRAM: 16K (OVLY=1) 外部(OVLY=0) 片外 005FH 0060H 007FH 0080H 3 FFFH 4000H

数据空间 存储器映象 寄存器 暂存器SPRAM 片内DRAM: 16K

3 FFFH 4000H

3 FFFH 4000H EFFFH F000H FEFFH FF00H

片外 EFFFH F000H 片内 ROM DROM=1 ) ( FEFFH 外部(DROM=0) FF00H 保留 FF7FH (DROM=1) FF80H 外部(DROM=0) FFFFH

片外

片内ROM:4K

保留 FF7FH FF80H FFFFH 中断矢量 (外部) MP/MC=1 (微处理器模式) FF7FH FF80H FFFFH 中断矢量 (片内) MP/ MC=0 (微型计算机模式)

图2-2 TMS320VC5402存储器分配图

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

0 0000H

1 0000H Page1: 低16K 外部

2 0000H Page2: 低16K 外部

... ...

F 0000H Page15: 低16K 外部

1 3FFFH 1 4000H Page 0 64K

2 3FFFH 2 4000H

F 3FFFH

... F 4000H Page15: 高48 K 外部

Page1: 高48K 外部

Page2: 高48K 外部

0 FFFFH XPC=0

1FFFFH XPC=1

2 FFFFH XPC=2

... F FFFFH XPC=15

图2-3 C5402扩展程序存储器图

返回本节

DSP原理及应用 第2章 TMS320C54x数字信号处理器硬件结构

2.3.2 程序存储器

通过MP/和OVLY位的设置，可以实现对片内存储 器(ROM、RAM)的配置，即哪些片内存储器 映象在程序存储器空间。 器件复位时，复位、中断和陷阱中断的向量映象 在地址FF80H开始的程序存储器空间。然而，复 位后这些向量可以 …… 此处隐藏：1062字，全部文档内容请下载后查看。喜欢就下载吧 ……