实验报告,EDA

endmodule

仿真：

实验总结：通过此门课程的学习，通过老师的讲解，我初步接触了Verilog HDL的语言，也学习了如何使用Quartus软件进行编程，编译，并进行仿真。这次EDA实践让我了解了现代数字电路系统设计相对于传统电子系统设计的模式的优势，采用模块法自顶向下设计的原则，一边设计一边调试，结构清晰，并且使系统的开发速度更快。对于VHDL 语言，它与以前学习的计算机C语言编程语言有一定的相似性，也有不同，有很多细节方面的东西需要我们注意，课后多熟悉、练习，不然就会有编译错误，影响编译效率。虽然这门课程已经结束，但是我将进一步的学习Verilog HDL语言的学习和Quartus软件的使用，因为我发现动手实验的过程中我收获颇丰。