VHDL在数字逻辑电路设计中的应用方法

VHDL是用于逻辑设计的硬件描述语言,具有齐全的设计技术,应用方法也比较灵活,能够解决信息交换和设计维护方面的困难,文章介绍了VHDL语言在数字逻辑电路设计中的应用方法,以便大家更好地掌握VHDL语言的应用。

21 0 2年第 5期 (总第’2 1 1期 )

信息通信I OR AT1 NF M 0N& C0M M UNI CAT1 0NS

2 1 02

( u . N 1 1 Sm o 2)

VH L在数字逻辑电路设计中的应用方法 D张苹珍，俊峰，王仲涛(玉溪师范学院，南玉溪 6 3 0 云 5 10)

摘要： HD V L是用于逻辑设计的硬件描述语言，具有齐全的设计技术，应用方法也比较灵活，能够解决信息交换和设计维护方面的困难，文章介绍了VH DL语言在数字逻辑电路设计中的应用方法，以便大家更好地掌握 VH DL语言的应用。关键词： HD V L语言；字逻辑电路；数应用方法中图分类号：P 1 .;N7文献标识码： T 3 21 T 9 A文章编号：6 313 ( 0 2 0 .0 60 17—1 12 1 )50 9 .2真是利用 VH DL语言进行硬件设计的一个不可获取的步骤， 同时也贯穿了整个设计的过程中。 般情况下，仿真输入信息的产生主要分为程序直接产生法和读 T XTO文件产生法两种。 E I一

超高速集成电路( eyHihS ed nertd i ut r- V r— g—p e Itgae Cr i d c Ha w eDecit nL n ug )简称 V L VH L语言是在 8 r a sr i ag ae, po HD, D 0年代后期出现的一种用于电路设计的高级语言，目前，我国在的应用多数是用在 F G C L/P D的设计中，时在 ASC P P DE L同 I

的设计方面也有应用。

2 1程序直接产生法 .程序直接产生法是最普通也是最常用的方法，主要是由

1VH DL语言的基本结构及优势11基本结卡 . J个相对完整的 VH DL程序通常都有比较固定的结构， 主要的组成部分包括库、实体以及与实体相对应的结构体三一

设计者设计一段 V L语言程序， HD通过此程序直接形成仿真信息，形成波形图来达到仿真效果。例如：C0NS ANT ek c c eTI T l y l: ME: 2 n;= 0s

种，体划分的话，常包括库、集合、具通包实体、造体以及配构

置 5个部分。

1 .{ 2Ⅵ DL语言具有的优势随着我国数字电子技术的飞速发展，以及相关技术人员水平的不断提高，数字逻辑电路的设计也在逐渐提高， D VH L语言所发挥

的优势在电子技术的应用领域中得到了广泛的发展。

PRPCESS

BEGI N Te t l<=l s ck:

W AI OR l y l/; TF e k c c e2t s ek<=0 et l W AI FOR l c c e2; T e k y l/

( )具有很强的行为描述能力。与其他的硬件描述语言 1相比较，有更强的行为描述能力是 VH具 DL语言的最明显的

E ND ROCES; P S P ROC S ESBEGI Nt s cr=0 et l<—

优势，以避开具体的器件结构，可这也正是为什么 VH L语言 D会成为系统设计领域中最佳的硬件描述语言的原因。 ( ) DL语言有良好的可读性。VH 2 VH DL语言的良好的可读性体现在既可以被计算机接受，也容易被读者们理解。而且 VH DL书写的源文件用途也体现在多方面，既可以是程序也可以是文档，既可以是技术信息，也可以作为签约的合同文件。

t s e<=l et n

WAI 0R l y l/; TF e k c c e4t s c e t k<=l:

WAI OR l c c e TF e k y l;_

t s cr=0 et l <W AI F0R l c e O T e k cy l *1:t s c<=0: et n_

( )V L语言具有良好的可移植性。作为一已经被 3 HD种 I E Istt o l tcl n lc o i n ier—美国 E E( tue f e r a a dEet nc E gn es n i E ci r s—电气和电子工程师协会 )认的工业标准， DL的应用范围承 VH

WAI OR l c c e 3 TF e k y l:_

已经越来越广，以满足不同设计环境和系统平台的使用。可

t s e<=1 et n:_

( )具有丰富的仿真语句和库函数。V L具有的丰富 4 HD仿真语句，以使其应用的效果提前向人们展示出来，可结合系统是否存在可行性就一目了然。随时可以对设计进行仿真模拟工作。 ( ) HDL语言可以延长设计的周期。因为 V L的硬 5V HD件是相对独立的，会与工艺技术发生关联，以，不会因不所也

WAI T;

E ND ROCES; P S

22读 T XT O文件产生法 . E I在程序直接产生法中，仿真的设计人员必须要对

仿真的模块有足够的了解，了解详细的状态和它们与时间的关系，为

为工艺产生变化的情况下出现描述事件过长的情况。

此，人们设计了一种在仿真时，根据定时要求按行读出的方法， 并赋予相应的输入信号。这种方法就是读 T X I E T O文件产生法。

2 V L语言在数字逻辑电路设计中的仿真设计 HD目前，很多相关公司都为设计者提供了仿真工具，比如说S n py公司的 V L S s m y l o、 oe Tc n lg y o ss HD yt S mua rM dl eh oo y e t

23产生输入仿真信号注意事项 _对于控制信号和时钟信号输入时间，最好不要选在间一个仿真时刻出现，该相应的错开一段时间，样可以防止仿应这真中因判别二者变化的先后不同而出现相反的结果，使仿真结果具有唯一性。

公司的 S N I HD i l o等。通过这些仿真工具， Y AR O V L Smua r t 设计者可以对各个设计层次的设计模块进行仿真，这样就可以提前发现问题，解决问题，使程序能够顺利运行。所以，仿9 6